...
机译:嵌入式应用的二级缓存设计空间探索系统
Department of Computer Science and Engineering, Waseda University, Tokyo, 169-8555 Japan Toshiba Corporation;
Department of Computer Science and Engineering, Waseda University, Tokyo, 169-8555 Japan;
Department of Computer Science and Engineering, Waseda University, Tokyo, 169-8555 Japan;
Department of Computer Science and Engineering, Waseda University, Tokyo, 169-8555 Japan;
two-level cache; L1/L2; cache optimization; design space exploration; cache simulation; embedded system;
机译:用于嵌入式应用程序的L1缓存设计空间探索系统
机译:探索探索:嵌入式系统设计空间探索教程简介
机译:用于嵌入式系统的系统级设计空间探索的搜索空间分解
机译:加速针对特定嵌入式系统的非易失性/混合处理器缓存设计空间探索
机译:分层设计空间探索,用于使用异构嵌入式系统进行有效的应用程序设计。
机译:基于RST-SOM算法的以双层设计空间为中心的以系统架构替代能力为重点的航空航天系统的探索
机译:加速非易失性/混合处理器缓存设计空间 探索特定应用嵌入式系统
机译:基于编译器的嵌入式缓存系统设计空间探索与优化