机译:利用功率电容比的高效去耦电容预算方法
NEC Electronics Corporation, Kawasaki-shi, 211-8668 Japan;
NEC Electronics Corporation, Kawasaki-shi, 211-8668 Japan;
decoupling capacitance; power supply noise; power dissipa-tion; layout design; simulation;
机译:考虑操作和过程变化的高效去耦电容预算
机译:高频操作中片上去耦电容的有效性降低
机译:具有反向解耦和过热参考生成的分散PID控制,可实现高效运行:应用于Benchmark PID 2018
机译:考虑操作和过程变化的高效解耦电容预算
机译:为基本项目建立范围预算和范围持续时间一致性的预先设计方法。
机译:使用多模式和前体内方法评估酵母细胞壁提取物和水合硅铝酸钙的高效性黄曲霉毒素B1封存
机译:考虑操作和过程变化的高效去耦电容预算
机译:用于Toeplitz系统解决方案的高效收缩阵列:VLsI(超大型系统集成)中收缩结构构建方法的示意图