微細トランジスタにおける特性ばらつきの現状と将来動向

摘要

The variability is one of the most critical issues for further miniaturization of MOS transistors. Although the variability may place the limit of MOS transistor scaling, the origins of characteristics variation of MOS transistors have not been fully understood. Intensive and extensive investigations have been performed in order to elucidate the origins of random variation in scaled MOSFETs in framework of the MIRAI Project. The main achievements are: (1) Designed 1M device-matrix-array TEG and found that V_(TH) distributions of both nFETs and pFETs show high normality in the range of ±5σ, (2) Developed a new normalization method of Vth fluctuations in terms not only of device size but also of V_(TH) and T_(INV) (Takeuchi Plot), and (3) Compared the Vth fluctuation data in different technologies and fabs using Takeuchi Plot and found that pFET fluctuations can be almost fully explained by discrete dopant fluctuations while nFET has some fluctuation mechanisms other than dopant fluctuations.%微細トランジスタの特性ばらつきは，半導体技術のおける最大の問題の一つである．最先端の65nm技術におけるトランジスタの特性ばらつきの現状とばらつき要因解析の詳細についてまとめた．主な成果は下記のとおりである．（1）100万トランジスタのアレーを作成しNMOS，PMOSともにトランジスタのしきい値電圧のばらつきは±5σの範囲で正規分布であることを明らかにした．（2）デバイスサイズのみでなくV_(TH)やT_(INV)に対して正規化する新しいしきい値電圧ばらつきの評価法（竹内プロット）を考案した．（3）この手法を用いて世代や工場のことなるトランジスタの特性ばらつきを比較し，PMOSのばらつきは離散不純物揺らぎでほぼ説明できるが，NMOSは原因不明のばらつき要因により特性ばらつきが大きくなっていることを初めて明らかにした．