机译:利用六角BDD架构的2位算术逻辑单元,用于在GaAs纳米线网络上实现纳米处理器
Research Center for Integrated Quantum Electronics and Graduate School of Information Science & Technology, Hokkaido University, N-13, W-8, Kita-Ku, Sapporo 060-8628, Japan;
Research Center for Integrated Quantum Electronics and Graduate School of Information Science & Technology, Hokkaido University, N-13, W-8, Kita-Ku, Sapporo 060-8628, Japan,PRESTO, JST, 4-1-8, Honcho, Kawaguchi-shi, Saitama 332-0012 Japan;
Research Center for Integrated Quantum Electronics and Graduate School of Information Science & Technology, Hokkaido University, N-13, W-8, Kita-Ku, Sapporo 060-8628, Japan;
arithmetic logic unit (ALU); nanowire network; binary decision diagram (BDD); wrap gate (WPG); GaAs;
机译:利用六角BDD架构在GaAs纳米线网络上实现纳米处理器的2位算术逻辑单元
机译:利用六角BDD架构的2位算术逻辑单元,用于在GaAs纳米线网络上实现纳米处理器
机译:利用六角BDD架构在GaAs纳米线网络上实现纳米处理器的2位算术逻辑单元
机译:利用六边形BDD量子电路方法对基于GAAS的六边形纳米线网络上超小型和超低功耗数字系统的设计与实现
机译:算术单元和逻辑电路的高效VLSI实现
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:在GaAs纳米线网络上使用SiN / GaAs接口陷阱的可编程纳米开关阵列,用于可重配置的BDD逻辑电路
机译:用于六角形BDD量子电路的单量子点Gaas单电子路径开关节点器件的特性