リアルタイム制約とSEU脆弱性制約の下でのヘテロジーニアスマルチプロセッサ合成技術

摘要

短期間で,かつ低コストに組込みシステムを開発する設計パラダイムとして，ヘテロジーニアスマルチプロセッサがしばしば用いられる.一方で，微細加工技術が進展するにつれて，シングルイベントアップセット（SEU：Single Event Upset）といった信頼性に関する問題が関心事となっている.本稿では，一定の処理を行う間に生じるSEU数をSEU脆弱性と定義し,SEU脆弱性とリアルタイム性を考慮したヘテロジーニアスマルチプロセッサ合成技術に関する議論を行う.ヘテロジーニアスマルチプロセッサ合成問題を混合整数計画問題として定式化する．計算機実験を行い,合成されるヘテロジーニアスマルチプロセッサのリアルタイム制約，SEU脆弱性，及びチップ面積に関する考察を行う．%Utilizing a heterogeneous multiprocessor system has become a popular design paradigm to build an embedded system at a cheap cost within short development time. A reliability issue, which is vulnerability to single event upsets (SEUs), has not been taken into account in a conventional design flow, while chip area, performance, and power consumption have been. This paper presents a system design paradigm in which a heterogeneous multiprocessor system is synthesized and its chip area is minimized under real-time and SEU vulnerability constraints. We build an MIP model for minimizing chip area of a heterogeneous multiprocessor system under the constraints. Experimental results show that our design paradigm have achieved automatic generation of cost-competitive and reliable heterogeneous multiprocessor systems.