プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法

摘要

近年，製造プロセス微細化やトランジスタ密度の増加に伴うプロセッサの信頼性低下が懸念されている．そこで本稿では，プロセスの二重化による故障診断とプロセスペアの交換によるチップマルチプロセッサのための故障診断手法「Pair＆Swap」（P＆S）を提案する．また，信頼度と性能両方を考慮した新しい評価指棲として「Mean Computation To Failure」（MCTF）を提案する．P＆Sと従来の三重化冗長（TMR）をMCTFを用いて評価した結果，P＆SのMCTFは動的TMRの約1．5倍も大きいことが示された．%With the down scale of technology and the increase of transistor count, future processors are expected to be more susceptible to faults. In this paper, we propose a processor-level fault tolerance technique for chip multi-processors called "Pair & Swap" (P&S). We also propose a new metric called "Mean Computation To Failure" (MCTF) considering not only reliability but also performance. We evaluate the P&S and the traditional triple modular redundancy (TMR) by MCTF. The result shows that the MCTF of the P&S is about 1.5 times larger than that of the dynamic TMR.