49mW 5Gbps CMOS 60GHz Pulse Receiver for Wireless Communication

摘要

5Gbps CMOS 60GHzパルスレシーバを実現した。PVTばらつきを抑えるために、差動入力を用いた差動包絡線検波器と電流モード・オフセットキヤンセラを用いた。また、雑音を抑制するためにヒステリシスを用いた高速コンパレ一夕を用いた090nm CMOSプロセスを用いて試作した結果、チップ面積は950μm×750μmとなり、消費電力は5Gbpsのとき49mWとなった。%A 5Gbps CMOS receiver for 60GHz impulse radio is realized. It contains a fully differential envelope detector for differential inputs, a current mode offset canceller for robustness against a PVT variations, and a high-speed comparator with hysteresis for noise immunity. The receiver is fabricated with 90nm CMOS process with a size of 950μum D 750μm. The total power consumption of the receiver is 49mW at 5Gbps.