スケール付きβ写像に基づくA/D 変換器の離散時間積分器による実現法

摘要

β写像に基づくデータコンバータ方式は，∑△型コンバータのように回路特性の変動に対しロバストであり，さらに，PCM 方式のようにビット長に対する変換誤差の収束が指数関数的である．近年，β写像に基づくデータコンバータの性能をさらに上げるため，区間解析を用いて，変換誤差を最小とするようなデコードアルゴリズム，および，回路パラメータの設計指針が示された．これと同時に，回路実装の自由度を向上させるため，増幅回路のゲインβと量子化器の間借の許容範囲とがそれぞれ独立に設定できる，スケール付β写像に基づくデータコンバータ方式が提案された．本論文では，スケール付β写像に基づくA/D コンバータを，集積回路での実装に適するよう，離散時間積分器を用いて構成する方法を提案する．さらに，その実装例として，スイッチト・キャパシタ回路を用いたスケール付β写像に基づくA/Dコンバータ回路の構成例を示す．また，β写像がeventually locally onto な写像であることを活かし，提案するスケール付β写像に基づくA/D コンバータ回路のビット長を無限大にすることにより，回路素子のミスマッチやノイズにロバストで，軌道が発散せず安定に動作するカオス発生回路を提案する．さらに，理想的な回路素子を用いたSPICE 回路シミュレーションにより，提案手法と提案回路の妥当性を示す．%The ,β-converters are robust against errors in the quantizer threshold value like the ∑△-type converters, and at the same time, show the optimal rate-distortion characteristic like the PCM-type converters. We propose a circuit technique to implement an A/D converter based on a scale-adjusted β-map utilizing a discrete-time integrator, which is a basic and preferred circuit element in integrated circuits. We, then, propose switched-capacitor scale-adjusted β A/D converter circuits in order to verify the proposed technique. Moreover, we apply the proposed circuits to a chaos generator, which is robust against non-idealities of the circuit elements and noise. In addition, we confirm the proposed circuits through SPICE simulations with ideal circuit elements.