動的リコンフィギャラブルプロセッサにおける、2 電源電圧の動的な割り当てによる電力削減機構の実装

摘要

We realize the reduction of executing dynamic power of Dynamically Reconfigurable Processor Array implemented Dual-V_(DD) technique. Former, we showed effectiveness of Dual-V_(DD) technique with gate-level simulation. In this paper, to verify more details, we designed the circuit including cells such as level-shifter cells or voltage-switching cells. We executed circuit simulation with applications and compared electric energy. We showed that electric energy was decreased 44% maximumly.%動的リコンフィギャラブルプロセッサのPE に対して2電源電圧手法を適用し、動作時のダイナミッ ク電力の低減を実現する。我々は過去にゲートレベルのシミュレーションにおいて2電源電圧手法は有効であると示すことができた。本稿では、電源線を切り替える際の電力や面積の増加など、より詳細について検証するために、2電源電圧手法を実現するために必要な回路を含めて実デザインを設計した。その設計を、回路シミュレーションでアプリケーションを動作させてエネルギーの低減率を調べたところ、1．2V と0．9V の組み合わせにおいて最大44％にまで低減できることがわかった。