スケーラブルFPGAシステムにおけるハードウェア拡弓長方式

摘要

近年，高性能計算（HPC）の分野において，膨大な処理を要する計算に対して，定型化されたアルゴリズムをFPGAによりハードウェア化する動きがある．しかしながら，FPGAの容量には限界があり，大規模な回路を実現するためには，FPGAボード間を高速シリアル通信技術を活用し，物理的に分散したFPGA間において，論理的に一つの大規模回路を実現するための機構が必要である．本論文では，現在開発を進めているスケーラブルFPGAシステムにハードウェアを拡張するための機構を提案し，その実現可能性について議論し，今後の発展性について述べる．%Currently, in a field of high performance computing, some FPGAs are utilized to accelerate processing against some formalized algorithms which need a vast amount of calculations. However, due to the limitation of FPGA capacity, in order to implement a large size of circuits, a mechanism to implement a logical single large circuit using fast serial links among many FPGAs is necessary. In this paper, we propose a mechanism to expand hardware in the Scalable FPGA system which has been currently developed. We discuss its feasibility to expand a hardware circuit with the mechanism as well as future evolutions.