線形補間型DDSの残留誤差補正用メモリサイズ削減手法

摘要

This paper presents a novel memory size reduction technique for residual error-correction of a direct digital synthesizer (DDS) using piecewise-linear approximation. In the phase-to-amplitude conversion circuit of the DDS, the phase data between 0 and 90 degrees is divided into two or more segments; and piecewise-linear approximation of a sine wave is performed. A residual error correction memory is used to reduce the residue error after piecewise-linear approximation. In order to reduce the size of this memory, we propose the standardized memory technique between segments. In this proposed technique, phase data which is equivalent to memory address is changed to optimum value according to each segment. Principle explanation and circuit configuration of the proposed technique are described. To verify the proposed method, we examine internal parameters and calculate the maximum spurious level at output of the phase-to-amplitude conversion circuit in the case of 8 segments. Comparison with the conventional technique which does not perform memory reduction shows the validity of a proposed technique. The proposed technique reduces the total size of memories to approximately 1/2~s.%本報告では，線形補間型直接ディジタルシンセサイザ（DDS）の残留誤差補正方式と，残留誤差補正用メモリのサイズ削減手法について述べる．線形補間型DDSの位相・振幅変換回路では，0から90度までの位相データを複数のセグメントに分けて正弦波の線形補間を行い，線形補間後の残留誤差をメモリにより補正する．この残留誤差補正用メモリのサイズを削減するために，メモリのアドレスに相当する位相データをセグメントに応じて最適値に変更することでセグメント間のメモリ共通化手法を提案する．まず提案方式の原理説明と回路構成について述べる．次に提案方式の検証として，セグメント数2∫が8の場合についてパラメータ検討を行い，位相・振幅変換回路出力での最大スプリアスレベルを求める．そしてメモリ削減を行わない従来方式との比較を行い，提案方式の有効性を確認する．提案方式により，メモリのサイズを従来方式と比較して1／2~sに削減できる．