近年，高速に再構成が可能なデバイスへの注目が高まってきている．そのような流れの中で，我々はレーザアレイ，ホログラムメモリ，ゲートアレイVLSIの3つの要素で構成される光再構成型ゲートアレイ（Optically Reconfigurable Gate Array：ORGA）の研究開発を進めている．このデバイスでは，再構成回路の情報を2次元の光バスを介して転送する為，回路を高速に再構成することが可能である．従来の手法では，コンテキスト毎の最適な再構成時間が異なるが故に，ワーストケース（最長）の再構成時間であるコンテキストの再構成時間に全てのコンテキストの再構成時間を適用しなければならなかった．つまり，高速に回路の再構成が可能であるという光再構成型ゲートアレイの利点が損なわれていた．そこで，この問題を打開すべく，ホログラムメモリにアナログ的な時間情報を追加し，各コンテキストの再構成時間を最適化する，「再構成速度調整手法」を提案する．%Recently, demands of implementing larger scale functions for an integrated circuit are increased. However, the progress of VLSI technologies is slowing down because current miniaturization of transistors is atomic scale. Therefore, optically reconfigurable gate arrays (ORGAs) that can realize dynamic reconfiguration have been developed as an alternative technology of current integrated circuits. The ORGAs consists of a holographic memory, a laser array, and a gate array VLSI. The ORGAs can be dynamically reconfigured by using such optical components. Under such conventional ORGAs, the worst-case reconfiguration time was applied for all configuration procedures although each configuration time is different from each other depending on the number of bright bits. So, the previous ORGA can not fully exploit its reconfiguration performance. Therefore, this paper proposes a configuration speed adjustment method on ORGAs to optimize each reconfiguration period.
展开▼
