SFQ 回路を用いた高スループットなビットスライス乗算器

摘要

Single flux quantum (SFQ) circuits are expected as next-generation circuits. Arithmetic circuits using SFQ circuits have been designed based on bit-serial structure. When the bit width of input data increases, the number of cycles to input data increases. In this report, we propose a multiplier operating at high frequency based on bit-slice architecture. Bit-slice multipliers have feedback loops, and the clock frequency depends on the size of these loops. In the proposed bit-slice multiplier, we minimize the feedback loops. We show that the throughput of the proposed bit-slice multiplier is improved in proportion to bit-slice width, and that the hardware cost of the proposed bit-slice multiplier increases in proportion to bit-slice width.%単一磁束量子（SFQ）回路は，低消費電力性，高速性に優れ，次世代デバイスとして実用化されることが期待されている．SFQ 回路を用いた演算器は，多くが1ビットずつデータを処理していくビットシリアル・アーキテクチャを基づいて設計されていた．しかし．ビットシリアル・アーキテクチャはスループットが低いという問題がある．本報告では．高クロック周波数での動作が可能なビットスライス乗算器を提案する．ビットスライス乗算器は．単純に構成するとビットスライス幅に比例した大きさのフィードバックループを持つ．提案するビットスライス乗算器では，フィードバックループの大きさを，ビットシリアル乗算器のフィードバックループと同程度の大きさに抑える回路構造を用い，高クロック周波数での動作を可能とする．ビットスライス幅に比例してスループットは向上し，比例してジョセフソン接合数は増加する．