低メモリ帯域で高性能ステンシル計算を実現するスケーラブルストリーミングアレイの試作と評価

摘要

Stencil computation is one of the important kernels in scientific computations, however, the sustained performance is limited by memory bandwidth on multi-core processors and GPGPUs due to its small operational-intensity. In this paper, we propose a scalable streaming-array (SSA), which allows multiple FPGAs to achieve linearly-scalable stencil computation by deeply pipelining with a constant external-memory bandwidth. We present a design of SSA and formulate a performance model of the pipelined execution. For 2D Jacobi computations, SSA implemented on nine Stratix III FPGAs with the memory bandwidth of only 2 GB/s achieves 260 GFlop/s, corresponding to 87.4 % of the peak, due to the linear speedup obtained for larger than medium-sized computation.%ステンシル計算は科学技術計算において重要な計算力ーネルの一つであるものの、その小さな演算密度のために、マルチコアプロセッサやGPGPUでは限られたメモリ帯域により実効性能が制約されてしまう。本研究では、複数のFPGAから成るシステムにおいて高性能ステンシル計算を実現するスケーラブルストリーミングアレイ（SSA）を提案する。SSAは、多段のパイプライン処理により、一定の外部メモリ帯域に対して線形の速度向上を実現する。本稿では、SSAの設計を示すと共に、複数のFPGAに対する性能モデルを導出する。9つのStratix ⅢFPGAを用いて実装されたSSAは、僅か2GB/sの外部メモリ帯域に対してピーク性能の87.4%にあたる260GFlop/sの2次元ヤコピ計算を実現した。これは、中規模以上の計算サイズ対して得られる線形の速度向上によるものである。