混載SRAM置き換え用STT-MRAMの高性能化とィンテグレーシヨン

摘要

本論文では，超低電圧デバイス技術研究組合(LEAP)で開発中の混載SRAM置き換え用STT-MRAMに関して，開発の背景と狙い，高性能と高信頼化に向けた取り組み，多層配線へのインテグレーションを報告する。高性能化に向けては，トップピンMTJ構造とプロセス歪導入を紹介する。高信頼化向けては，トンネル絶縁膜の成膜方法を紹介する。良質なトンネル絶縁膜の開発を通して，SRAM置き換えとして必須の無限回書き換え耐性を実証した結果についても述べる。高集積化にっレ、ては，CMOSが形成されている300mm基板の多層Cu配線間に，STT-MRAMを埋め込むィンテグレーションの状況について述べる。%High-performance spin transfer torque MRAM (STT-MRAM) for embedded cache memories was developed, utilizing a top-pinned magnetic tunnel junction (MTJ) combined with a highly reliable MgO tunneling insulator. Also, a basic integration process flow was designed and verified using 300-mm wafers.