Routability-oriented Common-Centroid Capacitor Array Generation

摘要

本論文では、高い相対精度を要求されるオンチップ容量のレイアウト生成手法について述べる。製造プロセスのばらつきに起因するシステマティックミスマッチを抑制するために、提案手法は、配線可能性を考慮しながら、単位容量をコモンセントロイドのスタイルで配置する。この方式は、オンチップ容量のレイアウト自動生成へ適用され、逐次比較型ADC回路の容量アレイレイアウトへ適用される。注目すべきは、従来の螺旋状のコモンセントロイド配置と比較して、提案手法は、(1)同等の容量ミスマッチに抑えられ、かつ(2)100%配線可能性を保証できる、ことにある。%We address layout generation of on-chip matched capacitors with the high relative accuracy. Unit capacitors are placed in a common-centroid capacitor array to reduce systematic mismatch induced by process gradient, while the post-placement routability is also being considered. This strategy is helpful for automatic layout generation of on-chip matched capacitors, and actually we had already applied it to the layout design of a SAR-ADC circuit. It is remarkable that compared with the common spiral capacitor array, our generation method (1) produces a similar low capacitance ration mismatch, and moreover (2) a100% routability could be achieved.