コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成

摘要

動的再構成VLSIプロセッサのコンフィグレーションメモリ容量のサイズを大幅に減少するために，レジスタトランスファレベルバケツト転送法を提案している.自律的なバケツトデータ転送とオフラインスケジューリング•ァロケーションを効果的に用いたセミオートノマスバケツトルーティングに基づき，従来の動的再構成並列VLSIプロセッサのコンフィギュレーシヨンメモリ容量の減少を実現している.条件分岐が存在する場合でも，パケットルーティング制御記憶容量が従来の動的再構成VLSIと比べて十分に減少できることを明らかにしている.%Register-transfer-level packet routing scheme is proposed for intra-chip data transfer to make the size of configuration memory for dynamically reconfigurable VLSI processors greatly reduced. Configuration memory reduction in the conventional dynamically reconfigurable parallel VLSI processor can be achieved based on semi-autonomous packet routing, where both autonomous packet data transfer and offline scheduling/allocation are effectively utilized. It is demonstrated that we can make the control storage size much smaller than the conventional dynamically reconfigurable VLSI, even in the case where the CDFG contains many conditional branches.