机译:高温下高压H桥寄生衬底电流注入的电路级建模方法
Electronic Laboratory (e-lab.epfl.ch), École Polytechnique Fédé;
Integrated circuit; lumped modeling; methodology modeling; noise; parasitic coupling; power parasitic modeling; power semiconductor devices; smart power IC; substrate modeling;
机译:为电路级ESD和大电流仿真建模MOS骤回和寄生双极性作用
机译:为电路级ESD和大电流仿真建模MOS骤回和寄生双极性作用
机译:智能电源IC的电路级基板电流模型
机译:高压衬底少数和多数载流子注入的建模方法
机译:用于单片混合模拟/数字电路设计和验证的寄生基板建模。
机译:用于计算由HVDC接地电流感应的交流电网中的直流电流的解耦电路模型方法
机译:高压衬底少数和多数载体注射的建模方法