...
机译:使用FPGA的延迟块设计和实现两个混合高频DPWMS
Univ Carlos III Madrid Dept Tecnol Elect Madrid 28911 Spain;
HCTLab Res Grp Ciudad Univ Cantoblanco Madrid 28049 Spain;
HCTLab Res Grp Ciudad Univ Cantoblanco Madrid 28049 Spain;
Univ Carlos III Madrid Dept Tecnol Elect Madrid 28911 Spain;
Univ Carlos III Madrid Dept Tecnol Elect Madrid 28911 Spain;
Univ Carlos III Madrid Dept Tecnol Elect Madrid 28911 Spain;
Field programmable gate arrays; Clocks; Delay lines; Signal resolution; Tuning; Pulse width modulation; Delays; Complementary signal; dc-dc converters; dead time; field programmable gate arrays (FPGA); high resolution; hybrid DPWM; low-cost FPGA;
机译:基于通用FPGA的50 PS分辨率下的混合DPWM的设计与实现
机译:非频率选择性信道中用于DS-CDMA系统的块并行DF-MPIC检测器的FPGA实现
机译:使用混合DSP-FPGA架构实现实时频率选择性RF通道模拟器
机译:基于低成本FPGA的高分辨率DPWM的设计与实现
机译:FPGA实现和生物启发计算模型构建块的加速。
机译:FPGA的高频超声脉冲波多普勒设计与实现
机译:基于FPGA的可配置时滞模拟器的设计与实现
机译:非相干二进制频移键控(BFsK)接收器 - 发送器建模,仿真和实现为现场可编程门阵列(FpGa)。