机译:基于两个130nm CMOS层的垂直集成的3D技术中的设备和电路的辐射容限
Dipt. di Ing., Univ. di Bergamo, Dalmine, Italy|c|;
3D integration; CMOS sensors; MOSFET; ionizing radiation effects; noise;
机译:采用标准单聚合物130nm CMOS技术的新型浮栅辐射传感器和读出电路
机译:在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
机译:在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
机译:氢化非晶硅器件在CMOS电路上的垂直集成
机译:半导体电路层的三维集成(3DI):新设备和制造工艺。
机译:作为后CMOS器件基于石墨烯的横向异质结构晶体管表现出比基于石墨烯的垂直晶体管更好的固有性能
机译:采用130-nm CmOs工艺中的1 V / 2.5 V低压器件设计3.3 V I / O接口的电源轨EsD钳位电路
机译:LDRD最终报告 - 研究沉积磁性薄膜在磁记忆技术上的工艺整合对辐射强化CmOs器件和电路的影响 - LDRD项目(FY99)