...
机译:具有非布尔原语的电路的冗余消除和测试生成
机译:使用隐式状态枚举的时序电路的冗余标识/去除和测试生成
机译:使用测试生成和多个强烈不可达状态的顺序冗余删除
机译:组合电路中的冗余识别和消除
机译:具有非布尔原语的电路的冗余消除和测试生成
机译:基于可满足性的顺序测试生成和混合寄存器传输/门级电路可测试性的设计。
机译:通过在线测试确定皮质的系统级基元
机译:非扫描时序电路中原始故障测试的研究
机译:定制LsI(大规模集成)/ VLsI(超大规模集成电路)测试和可测试性的最新评估。第六卷。冗余,测试电路和代码。