...
机译:使用捕获时启动来测试包含同步和异步时钟域的BIST设计
Department of Electrical Engineering and the Graduate Institute of Electronics Engineering, Department of Creative Informatics, School of Software, SynTest Technologies, Inc., National Taiwan University, Kyushu Institute of Technology, Tsinghua University, Sunnyvale, Taipei, Iizuka, CA, USAJapanChina;
Aligned double-capture; at-speed self-test; double-capture; launch-on-capture; logic BIST; staggered double-capture;
机译:使用捕获启动来测试包含同步和异步时钟域的扫描设计
机译:轮班启动测试生成,用于测试包含同步和异步时钟域的扫描设计
机译:具有多个时钟的混合同步/异步系统的设计
机译:逻辑BIST架构,采用交错上班启动来测试包含异步时钟域的设计
机译:使用异步FIFO作为弹性元素的多时钟域总线体系结构。
机译:突触结合蛋白1的C2域对同步和异步神经递质释放的差异调节
机译:全局异步,本地同步处理器内核的混合时钟问题队列设计