机译:从量化路径延迟测量中的分段延迟学习
Department of Electronic Engineering, Incheon National University, Incheon, Korea;
, Defect Diagnosis; Defect diagnosis; Machine Learning; Post-Silicon Debug; Post-Silicon Validation; machine learning; post-silicon debug; post-silicon validation;
机译:使用路径延迟测量诊断集成电路中的性能限制段
机译:延迟神经网络的事件触发式同步,通过执行器饱和进行量化测量
机译:使用量化测量的致动器饱和度的延迟神经网络的事件触发同步
机译:根据循环路径延迟测量估算单向延迟
机译:压缩机制可减少测试模式计数,并针对路径延迟故障进行分段延迟故障测试
机译:使用模型与测量值估算TerraSAR-X数据中的大气路径延迟
机译:估计循环路径延迟测量的单向延迟
机译:具有不确定时滞的时延测量融合