机译:时序驱动的放置优化通过时序兼容性触发器群集促进
Democritus Univ Thrace Dept Elect & Comp Engn Xanthi 67100 Greece;
Democritus Univ Thrace Dept Elect & Comp Engn Xanthi 67100 Greece;
Mentor F-38100 Grenoble France;
Univ Cyprus Dept Elect & Comp Engn CY-1678 Nicosia Cyprus;
Democritus Univ Thrace Dept Elect & Comp Engn Xanthi 67100 Greece;
Timing; Optimization; Clocks; Pins; Clustering algorithms; Wires; Logic gates; Clustering; Lagrange relaxation (LR); placement; timing optimization;
机译:基于单元聚类和新布局模型的时序驱动标准单元布局方法
机译:一种基于细胞聚类的时序驱动的标准单元放置方法和新的放置模型
机译:时钟树状感知的多位触发器生成,用于电源优化
机译:一种基于分析和聚类的超大型集成电路时序驱动布局方法
机译:基于集群的架构,时序驱动打包和FPGA时序驱动布局
机译:两种程序部署促进的协作建模实施策略的有效性 - PVS-PREDIAPS战略 - 优化初级保健中的2型糖尿病预防:PREDIAPS集群随机化混合型II实施试验
机译:使用改进的粒子群优化算法最小化旁瓣电平并促进非线性天线阵列的零位放置