...
机译:基于FPGA的多字母算法编码实现
arithmetic codes; data compression; decoding; encoding; field programmable gate arrays; hardware description languages; parallel architectures; pipeline arithmetic; Canterbury Corpus test; Xilinx field-programmable gate arrays; decoding; encoding; high-speed program;
机译:基于FPGA的多字母算法编码实现
机译:用于数据挖掘的多字母算术编码的整数实现的高效硬件体系结构
机译:基于状态的图像动态多字母算术编码
机译:通过二进制算术编码对多字母源进行编码
机译:用于光传输网络的基于FPGA的LDPC编码调制。
机译:基于FPGA的回归预测随机配置网络的实现
机译:基于FpGa的缩短Reed-solomon码的流式解码器的实现
机译:使用为量子计算开发的精确算术库的p-adic循环码的算法和实现。