...
机译:VLSI Prolog协处理器的实施研究
机译:用于Zigbee系统的AES协处理器的低功耗和区域优化VLSI实现
机译:地址生成协处理器的设计和VLSI实现
机译:VLSI分区问题的超图和协同处理器设计
机译:用于超导体的Prolog协处理器
机译:REZ9协处理器系统的指令集体系结构和指令执行单元的设计和实现
机译:VLSI实现高性能非线性图像缩放算法
机译:Binprolog体验:体系结构和实现选择 继续传递prolog和一流的逻辑引擎
机译:VLsI布局的prolog:Topolog的设计和实现经验,基于prolog的模块生成和布局系统