机译:固有频率和相位裕度不变的四阶PLL环路滤波器设计技术
Tait Electronics Ltd, 535 Wairakei Road, Christchurch, New Zealand;
机译:通过环路轨迹分析的PLL设计技术,将决策电路的相位裕量考虑在内,适用于超过10Gb / s的时钟和数据恢复电路
机译:四阶小数N分频PLL频率合成器的环路设计优化
机译:PLL频率合成器的设计环路滤波器
机译:使用线性化离散时间模型的四阶电荷泵PLL环路滤波器设计
机译:用于基于锁相环的集成RF频率合成器的低相位噪声设计技术。
机译:三重态相不变性:来自四阶行列式联合概率分布的无心情况的公式
机译:基于锁相环的集成RF频率合成器的低相位噪声设计技术