机译:减少ATPG码型数量的测试点插入方法
Corporate Semiconductor Development Division, Matsushita Electric Industrial Co., Ltd., Nagaokakyo, 617-8520 Japan;
test point insertion method; number of ATPG patterns; full scan design; test execution time;
机译:可测试性措施减少了顺序ATPG的测试生成时间
机译:细胞感知型ATPG测试方法可提高测试质量
机译:高级自动测试模式生成(ATPG)平台中的测试压缩研究
机译:一种减少测试图案数量的测试点插入方法
机译:测试点,部分扫描和全扫描触发器插入的信息理论和频谱方法,以提高集成电路的可测试性
机译:基于环形计数器的ATPG用于低转换测试模式生成
机译:测试点插入,有助于aTpG减少测试时间和数据量