...
首页> 外文期刊>Electronique >Circuits numériques à basse consommation: le FD-SOI fait des merveilles
【24h】

Circuits numériques à basse consommation: le FD-SOI fait des merveilles

机译:低消耗的数字电路:FD-OT是奇迹

获取原文
获取原文并翻译 | 示例

摘要

Les composants basés sur des substrats de type FD-SOI ne représentent qu'une toute petite portion de la production de semi-conducteurs, mais ils n'en constituent pas moins des options intéressantes pour toutes les applications où la sobriété énergétique s'impose comme le critère de choix numéro un. Rappelons que les substrats FD-SOI (fully depleted silicon on insuhtor) reposent sur une couche isolante qui réduit drastiquement les courants de fuite tout en augmentant la robustesse des composants. Exemple récent de l'efficacité énergétique des substrats FD-SOI : la famille Certus-NX de FPGA que vient de lancer Lattice Semiconductor. Ces modèles combinent un encombrement réduit (à partir de 6x6mm) et le support d'interfaces rapides PCI Express Gen 2 à 5 Gbit/s, Gigabit Ethernet et DDR3 1 066 Mbit/s. Deuxième famille de la gamme Nexus fabriquée dans la technologie FD-SOI 28 nm à faible consommation de Samsung, les Certus-NX embarquent jusqu'à 39000 cellules logiques, 2,9 Mbits de mémoire, 56 multi-plieurs 18x18, 192 entrées/ sorties programmables et deux convertisseurs analogique-numérique 12 bits 1 Méch./s à approximations successives. Un bloc de cryptage de données AES-256 assure la sécurité de l'application en protégeant le fichier de configuration (bitstream) contre l'accès, l'altération et la copie. Les entrées/ sorties sont configurées en 3 ms, l'ensemble de la puce en 8 à 14 ms selon les modèles.
机译:基于FD-SOI基板的组件仅代表一小部分半导体生产,但它们是所有应用所需能量清醒所需的应用的有趣选择。回想一下,FD-Si(在insuhtor上完全耗尽的硅)基板基于绝缘层,其在增加组件的鲁棒性的同时大大减少了泄漏电流。最近FD-SOI基板的能效的局限性:FPGA Certus-NX系列刚刚发射了格子半导体。这些模型将占用占地面积减少(从6x6mm)和快速PCI快递Gen 2至5 Gbit / s,千兆以太网和DDR3 1,066 Mbit / s。第二个家庭的Nexus系列在三星的低消耗FD-SOI技术中制造,CERTUS-NX嵌入多达39000逻辑电池,2.9 Mbps内存,56个多折18x18,192输入/输出可编程和两个12位模数 - 数字具有连续近似的转换器。 AES-256数据加密块通过保护配置文件(比特流)免受访问,更改和复制来确保应用程序的安全性。输入/输出配置为3 ms,芯片集中的8至14 ms,具体取决于模型。

著录项

  • 来源
    《Electronique》 |2020年第120期|48-49|共2页
  • 作者

    FRÉDÉRIC RÉMOND;

  • 作者单位
  • 收录信息
  • 原文格式 PDF
  • 正文语种 fre
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号