...
机译:对SerDes收发器使用嵌入式测试
机译:基于CML锁存基的基于CML锁存的波浪管线异步Serdes收发器,用于低功耗应用
机译:具有控制器和PHY的40 Gb / s SerDes收发器芯片,采用65 nm CMOS技术
机译:CMOS技术中56 Gb / s NRZ和PAM4 SerDes收发器的设计
机译:32 GB / S Serdes收发器的电源完整性
机译:在混合 - 签名系统中测试高速串行--Link收发器
机译:神经和突触阵列收发器:用于嵌入式学习的灵感来自脑的计算框架
机译:用于130 nm CMOS技术的SerDes芯片的测试模块设计