机译:CMOS技术中56 Gb / s NRZ和PAM4 SerDes收发器的设计
Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan;
Clock and data recovery (CDR); NRZ; PAM4; SerDes; equalizer; high-speed serial link; phase-locked loop (PLL); transceiver (TRX);
机译:65 nm CMOS中的可重配置16/32 Gb / s双模NRZ / PAM4 SerDes
机译:具有自适应均衡和波特率时钟以及65nm CMOS技术中的数据恢复功能的60Gb / s 288mW NRZ收发器的设计技术
机译:用于双二进制,PAM4和NRZ数据的三个20 Gb / s背板收发器的设计和比较
机译:采用40nm CMOS的56Gb / s PAM4和NRZ SerDes收发器
机译:采用0.18mm CMOS的全速率40Gb / s发射机的设计技术。
机译:低功耗CmOs BFsK收发器用于健康监测系统
机译:可重新配置的28/56 GB / s PAM4 / NRZ双模式SERDES,具有硬件重用