机译:器件电路协同仿真,实现低于10nm栅极长度逻辑和存储器的能效
School of Electrical and Computer Engineering, Purdue University, West Lafayette, IN, USA;
Asymmetric 6T SRAM; asymmetric underlap; direct source-to-drain tunneling (DSDT); stacking; sub-10-nm gate length double-gate MOSFETs; supply gating; supply gating.;
机译:研究围绕栅极的SONOS存储单元中的编程和擦除效率的栅极长度和边缘场效应
机译:基于单电子晶体管技术的逻辑门能量效率比较研究
机译:具有可见光检测和逻辑门和视网膜仿真的可见光检测的波长可调谐多功能晶体管
机译:具有高纠错效率的6(Perror) 2 sup>自旋电子原门
机译:用于能效的Sub-10nm双栅极FinFet的装置电路分析
机译:量子点细胞自动机中可逆逻辑门的能量耗散数据集
机译:CMOS随机逻辑网络中的器件电路优化,可将能耗降至最低