首页> 外文期刊>Electrical Design News >The economics of structured- and standard-cell-ASIC designs
【24h】

The economics of structured- and standard-cell-ASIC designs

机译:结构化和标准单元ASIC设计的经济性

获取原文
获取原文并翻译 | 示例
       

摘要

Although structured ASICs promise a shorter schedule than standard-cell ASICs, this abbreviation comes at a price. Structured ASICs are more expensive on a per-unit basis, allow less customization, and offer lower performance than standard-cell ASICs. For various designs, customers often have to choose from standard-cell ASICs, structured ASICs, and FPGAs. To select the right ASIC, you could use a three-step approach. The first step would be to look at the technical requirements and feasibility of the design for structured-ASIC and standard-cell-ASIC technologies. Next, you would perform a financial analysis. Finally, you would employ a financial model that looks at the total time value of money and the NPV (net present value) of the ASIC project.
机译:尽管结构化ASIC承诺的时间表比标准单元ASIC的时间表要短,但这种缩写的代价是昂贵的。与标准单元ASIC相比,结构化ASIC的单位价格更为昂贵,允许的自定义性较低,并且性能较低。对于各种设计,客户通常不得不选择标准单元ASIC,结构化ASIC和FPGA。若要选择正确的ASIC,可以使用三步法。第一步将是研究结构化ASIC和标准单元ASIC技术的技术要求和可行性。接下来,您将执行财务分析。最后,您将采用一种财务模型,该模型查看货币的总时间价值和ASIC项目的NPV(净现值)。

著录项

  • 来源
    《Electrical Design News》 |2006年第6期|p.61-626466|共4页
  • 作者

    ARUN KOTTOLLI;

  • 作者单位

    Open-Silicon;

  • 收录信息 美国《科学引文索引》(SCI);
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类 一般性问题;
  • 关键词

  • 入库时间 2022-08-18 00:35:36

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号