机译:具有双采样S&H的6位11MHz并行流水线ADC的基于优化的可重构设计
机译:具有双采样S&H的6位11MHz并行流水线ADC的基于优化的可重构设计
机译:具有双采样S&H的6位11MHz并行流水线ADC的基于优化的可重构设计
机译:采用并行OTA缩放比例实现的20-MS / s至40-MS / s可重配置管道ADC
机译:一种工艺技术可扩展的流水线ADC架构,可在45nm CMOS中实现6位和4 GS / s ADC
机译:基于大规模并行和流水线忆阻状态IMPLY逻辑的可重构体系结构的完整设计方法论
机译:具有双采样S&H的6位11-MHz并行管道ADC的基于优化的可再配置设计