机译:用于通用视频解码器的可重构IDCT架构
Department of Electrical Engineering, National Chung Hsing University, Taichung, Taiwan;
reconfigurable architecture, inverse discrete cosine transform (IDCT), video decoder, VLSI;
机译:适用于8K×4K视频解码的高效区域HEVC IDCT / IDST架构
机译:用于多标准视频解码的性能驱动并行可重新配置计算架构
机译:用于多标准视频解码的可重构插值架构
机译:用于多标准视频解码器的可重构IDCT架构的设计和实现
机译:用于无线局域网和蜂窝系统的可重新配置的解码器体系结构。
机译:高效的通用计算体系结构进行解码神经活动
机译:8K×4K视频解码的区域高效HEVC IDCT / IDST架构