...
机译:高速条件进位选择(CCS)加法器电路,具有递增的进位数字块(SICNB)结构,可实现低压VLSI
机译:高速条件进位选择(CCS)加法器电路,具有连续递增的进位数字块(SICNB)结构,用于低压VLSI实现
机译:进位选择加法器电路,其进位编号块连续递增
机译:用于高速算术单元的VLSI实现的BiCMOS动态进位超前加法器电路
机译:使用Brent Kung加法器实现和比较16位进位选择加法器的VLSI架构
机译:高速条件进位选择加法器的仿真与分析。
机译:速度和能量优化的准延迟不敏感块带有超前加法器
机译:使用连续递增的进位数块进位选择加法器电路