机译:扫描混淆引导的顺序电路设计的安全方法
Indian Inst Technol Kharagpur Dept Elect & Elect Commun Engn Kharagpur 721302 W Bengal India;
Indian Inst Technol Kharagpur Dept Elect & Elect Commun Engn Kharagpur 721302 W Bengal India;
Cadence Design Syst San Jose CA USA;
Cryptography; Logic gates; Integrated circuits; Sequential circuits; Flip-flops; Foundries; Hardware security; logic locking; attacks and countermeasures; design-for-testability; output corruption;
机译:使用基于顺序触发的基于模式的设计对集成电路进行基于键的动态功能混淆
机译:基于C元素扫描路径的异步时序电路全扫描设计方法
机译:基于C元素扫描路径的异步时序电路全扫描设计方法
机译:使用高级测试生成方法的顺序电路的指导门级ATPG
机译:自动测试码型发生器,用于使用有限的扫描操作进行全扫描顺序电路。
机译:通过顺序扫描方法与远处抑制神经元对的配对录制
机译:可以确保为顺序电路确保各种水印的混淆
机译:用于头戴式显示器的微型引导光阵列顺序扫描显示器