机译:DCVS电路的基于决策图的综合过程
机译:DCVS电路的基于决策图的综合过程
机译:除了“针对自定时电路的DCVS逻辑中的三个32位CMOS评估”加法器外,
机译:紧凑的32位CMOS加法器,用于自定时电路的多路输出DCVS逻辑
机译:使用有序二进制决策图(OBDD)优化合成差分共源共栅电压开关(DCVS)逻辑电路
机译:不完全指定的多输出功能的线性可逆电路和基于EXOR-AND的电路的综合
机译:Nocebo程序诱导的抑制性皮质脊髓电路的运动性能调节。
机译:采用自举技术的0.8V CmOs TspC绝热DCVs逻辑电路,用于低功耗VLsI
机译:CmOs LsI / VLsI电路的测试程序和可测试设计程序