机译:基于二维正向提升的DWT的高速收缩VLSI架构
1.Department of Electronics and Communication Engineering Saveetha School of Engineering Saveetha University Chennai 602105 Tamil Nadu India;
2.Department of Electronics and Instrumentation Engineering R.M.D.Engineering College Anna University Chennai 601206 Tamil Nadu India;
Lifting-based discrete wavelet transform; Systolic arrays; Block processing; Field programmable gate arrays (FPGA);
机译:使用隔行读取扫描算法的基于二维整数提升的DWT的内存高效VLSI架构
机译:低功耗,高速VLSI架构,用于基于提升的正向和反向小波变换
机译:用于(9,7)小波滤波器的高速,低功耗2-D DWT的高效VLSI架构和FPGA实现
机译:用于无分离的2-D DWT的无分离VLSI实现的收缩系结构
机译:一维和二维基于提升的小波变换的高效架构。
机译:一种高速低成本VLSI系统能够用于动态视觉传感器数据分类的片上在线学习
机译:使用9/7小波滤波器的基于2-D升降的DWT的高效线路架构
机译:用于Toeplitz系统解决方案的高效收缩阵列:VLsI(超大型系统集成)中收缩结构构建方法的示意图