...
机译:基于TAS-MRAM的低功耗高速运行时重新配置(RTR)FPGA
IEF, University of Paris-Sud, UMR 8622, Orsay, F-91405, France, and CNRS, Orsay, F-91405, France;
IEF, University of Paris-Sud, UMR 8622, Orsay, F-91405, France, and CNRS, Orsay, F-91405, France;
IEF, University of Paris-Sud, UMR 8622, Orsay, F-91405, France, CNRS, Orsay, F-91405, France;
SPINTEC, CEA, 17, av. des martyrs, 38054, Grenoble, France;
SPINTEC, CEA, 17, av. des martyrs, 38054, Grenoble, France;
simulation; architecture; MRAM; FPGA; MTJ; dynamical reconfiguration; multi-context configuration; TAS; look-up table (LUT); flip-flop; nonvolatile; low power;
机译:使用流路径分区和运行时重新配置在低容量FPGA上执行大型算法
机译:用于生物医学应用的FPGA的运行时重新配置
机译:用于生物医学应用的FPGA的运行时重新配置
机译:最佳的重新配置序列管理FPGA运行时重新配置
机译:支持自主运行时部分重配置的多层FPGA框架
机译:数据中心规模的Blaze FPGA加速器部署的编程和运行时支持
机译:基于8Tas-mRam的低功耗高速运行时重配置(RTR)FpGa