首页> 中文期刊> 《传感器与微系统》 >面向串行总线的层次化UVM验证平台设计

面向串行总线的层次化UVM验证平台设计

         

摘要

在现有的通用验证方法学(UVM)验证平台中,验证组件与被测器件(DUT)紧耦合,导致验证组件的可重用性较差,且UVM transaction的定义使用了Field-Automation机制,调用路径过长,增加了测试用例的仿真时间.为此,提出了一种面向串行总线协议验证的公用库设计,采用层次化建模的方法设计了可重用的公用库,通过重写虚函数的方法对传统的transaction定义进行改进.实验结果表明:设计的公用库可用于串行总线验证平台的快速搭建,改进的transaction可使仿真时间缩短10.7%,提高了验证效率.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号