首页> 中文期刊>电信科学 >用微处理器实现的数字锁相环

用微处理器实现的数字锁相环

     

摘要

<正> 在数据通信和数据测量仪器中,数字锁相环的应用非常广泛。但以往的数字锁相环绝大多数是由硬件实现的。硬件实现的数字锁相环的优点是输出位同步信号频率较高,但电路一般比较复杂,改变频率比较困难。在智能化的通信和测量设备中,一般要求适应多种速率,这样,用硬件实现的锁相环的弱点就比较突出了。而完全由软件实现锁相坏,程序指令较多,执行时间较长,通用性较差。本文介绍一种硬、软件结合的锁相环实现方法,其电路和程序均非常简单,而且输出位定时信号的频率、同步误差及同步建立时间等,均可在不改变任何硬件的情况下,利用程序预先设定几个常数即可改变。这种锁相环尤其适用于用微处理器

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号