多发多收网络仿真器的FPGA实现及测试

摘要

为了能验证战术电台组网时在不同拓扑图的组网路由情况,利用现场可编程门阵列(Field Programmable Gate Array,FPGA)技术设计了一种能快速生成并方便修改拓扑图的网络仿真器,该仿真器既能测试多发多收模式,也能测试时分多址 (Time Division Multiple Access,TDMA)模式的发送情况,节点数可以方便地升级,便于功能的扩展.为了测试所设计的仿真器,采用SignalTapⅡ对多个节点的输出信号进行测试,测试结果证明了在2种模式下网络仿真器均能快速地完成拓扑图的切换并能很好地工作.