首页> 中文期刊>现代电子技术 >基于FPGA嵌入式的多比特自相关器设计

基于FPGA嵌入式的多比特自相关器设计

     

摘要

该设计利用FPGA的嵌入式软核NiosⅡ处理器,通过嵌入式操作系统μC/OS-Ⅱ,实现了在FPGA内的自相关计算器;利用FPGA强大的并行运算功能和自带存储器实现的"乒乓"RAM,通过软核NiosⅡ输出控制字实时切换调用两个"乒乓"RAM的存储和读取功能,使之同时完成对采集数据的缓冲存储和向乘法器提供计算数据的功能,使芯片的整个数字处理链路连续化.另外,采用多比特进行自相关运算较之于现在天文台使用的1 b量化自相关器,能有效地提高SNR退化比.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号