用于混合信号集成电路的低噪声电流型触发器

摘要

提出了一种以电流信号表示逻辑值的低噪声触发器设计方案,用于在混合集成电路的设计中取代传统的CMOS触发器,以减少存贮单元开关噪声对模拟电路性能的影响.所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.单闩锁结构的触发器不仅可以简化电路结构,更为重要的是它大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用单闩锁双边沿触发器可以使时钟信号的频率减半,从而进一步降低时钟网络的动态功耗. 采用0.25 μm CMOS工艺参数的HSPICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CMOS电路.