一种用于人脸检测SoC中的加速协处理器设计

摘要

提出了一种改进的、适合硬件并行实现的Adaboost算法多层分类器协处理器架构.该协处理器由积分图数据快速读取模块、多层分类器Haar型特征值运算模块、DMA数据存取模块和协处理器接口模块组成,模块间采用流水线以及FIFO缓存实现数据并行处理,用于人脸检测SoC中加速人脸检测迭代过程.将该协处理器嵌入一个实际的人脸检测SoC中,只增加了SoC的少量面积,却明显提高了人脸检测的处理速度.人脸检测SoC在CYCLONE-ⅡEP2C70 FPGA上通过验证.实验结果显示,在系统工作频率为70MHz时,能以10帧每秒的处理速度检测彩色QVGA图像中的人脸.