CMOS低压差集成稳压器的设计

摘要

CMOS低压差集成稳压器是为便携式电子产品的需要而设计的一种低功耗、低压差集成稳压器.采用CMOS串联式集成稳压电路,内设过流保护电路、过热保护电路.给出了设计电路并分析了工作原理.采用CSMC 0.5μm工艺模型,利用Hspice对电路进行了仿真,仿真结果为:输出电压3.3V,最大输出电流300mA,最大静态电流80μA,当输出电流为300mA时,压差为150mV,满足低功耗,低压差集成稳压器的要求.