互补金属氧化物半导体

摘要： 1 CIS市场动向众所周知,CMOS(互补金属氧化物半导体)图像传感器(CIS)作为芯片的一个细分市场,市场空间巨大。从知名调研机构Yole Développement的最新报告可以看出(如图1),相比其他芯片,CIS有着比较稳定的增长性,这也得益于手机领域的巨大发展潜力,例如多摄像头方案和新型视频、安防监控和机器视觉和汽车ADAS(高级驾驶辅助系统)。

摘要： 针对现有的用电信息采集系统抗干扰能力弱、采集精度低等问题,提出了一种新型节能用电信息智能计量采集系统。利用90 nm互补金属氧化物半导体(CMOS)工艺,实现了有源电极、数字-电流转换器(DCC)和开关电路的结合。该系统采用全数字结构,有助于提高系统在消除不必要干扰方面的灵活性。此外,在系统的计算模块中引入用电异常分析算法,从而有效地分析短期、中长期、月度和年度时间内的异常用电信息,辅助用户及时发现异常用电问题。仿真结果表明,该系统性能可靠,在20~80 dB的噪声干扰下具有极强的稳定性。

摘要： 1引言机器视觉可以借助光或电磁波的辐射,通过使用含CMOS(互补金属氧化物半导体)或CCD(电荷耦合器件)的图像摄取装置来探测及解析来自目标物体的反射光而生成图像,将该图像传送至处理单元进行数据处理与分析,从而感知并判别出目标物体和环境的特征,根据判别结果来控制现场设备的动作以执行实用的功能。机器视觉综合应用了光学、机械、电子和计算机软硬件等方面的前沿技术,涉及到计算机、图像处理、模式识别、人工智能、信号处理和光机电一体化等多个领域。目前机器视觉已广泛应用于食品饮料、化妆品、建材和化工、金属加工、电子制造、包装印刷和汽车制造等众多生产性行业和服务性行业。随着第五代移动通信技术(5G)的不断发展,在5G网络的加持下,基于AI的机器视觉系统正在催生更大的应用市场,它可以把数据发送到云端,能够实现更加复杂的运算并且实时返回结果。

摘要： 提出了一种简单、科学、有效的高截止频率肖特基势垒二极管设计方法.通过SMIC 180 nm工艺制备的肖特基二极管的截止频率为800 GHz,分析测试结果和仿真数据优化后的肖特基势垒二极管截止频率可以达到1 THz左右.完成了包括天线、匹配电路和肖特基势垒二极管的集成探测器,在220 GHz下其测试响应率可达130 V/W,等效噪声功率估计为400 pW/Hz.完成了陶瓷瓶内不可见液面的成像实验并取得了良好的效果.

摘要： 高灵敏探测成像是空间遥感应用中的一个重要技术领域,如全天时对地观测、空间暗弱目标跟踪识别等应用,对于甚高灵敏度图像传感器的需求日益强烈.文章围绕具有单光子分辨能力的量子CMOS图像传感器这一新型甚高灵敏度图像传感器,从单光子探测的噪声特性以及固态图像传感器的高灵敏技术机理出发,对量子CMOS图像传感器的技术发展历史、关键技术以及未来发展趋势都做了综合的论述,并在此基础上对量子CMOS图像传感器的空间应用做了分析和展望.

摘要： 集成电路技术发展的数10年里,互补金属氧化物半导体(CMOS)按照摩尔定律微缩,从平面CMOS器件发展到鳍式场效晶体管(FinFET)器件。在FinFET发展的10年时间里,依靠新材料和新结构的发展,摩尔定律仍然持续向前发展,从22 nm技术代发展到当前的5 nm技术代,未来将在2022年量产3 nm技术代。但是,在3 nm以下,FinFET发展将面临物理极限与工艺难度挑战,将无法持续微缩,导致新的器件结构围栅(gate-all-around,GAA,也称环栅)出现,将成为量产技术的主流。总结了CMOS的发展历程,分析了FinFET无法继续微缩的物理、工艺限制,并系统总结了围栅纳米片(GAA NS(NanoSheet))器件在3 nm以下实际量产应用中所面临的挑战。

摘要： 提出了一种低电压压控振荡器(Voltage Controlled Oscillator,VCO)型模/数转换器(Analog-to-Digital Con-verter,ADC)的设计方法.设计采用180 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺,包含两个VCO ADC子通道的分裂式ADC,每个通道均采用差分结构.利用伪随机方式分别为两个通道加入相差为180°的正、负扰动信号,使用查找表方法对带有扰动信号的数字输出进行校准,以提高VCO-ADC的精度.仿真结果表明,当电源电压为0.8V、输入信号频率为834.96 Hz、采样速率为5 kS/s时,电路有效位数(Effective Number of Bits,ENOB)为11.38 bit,无杂散动态范围(Spurious Free Dynamic Range,SFDR)达到78.21 dB.工作电压较低,电路面积和功耗较小.

摘要： 为了消除工艺、电压、温度(Process,Voltage,Temperature,PVT)波动及老化对片上集成有源滤波器带宽的影响,提出了一种新型带宽自动校准有源低通滤波器.通过时域采样有源低通滤波器对输入的响应,并与参考电压进行比较,算法电路根据比较结果调整滤波器电容大小,自动搜索到最佳的滤波器带宽.为了消除带宽校准过程中电路响应延迟对校准精度的影响,在时钟及其二分频信号控制下分别执行一次校准,然后通过倍乘和减法运算得到最终对P VT波动、老化及电路响应延迟均不敏感的精确的滤波器带宽.在65 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺下设计了一款带宽自动校准有源低通滤波器,仿真结果显示其低频增益为67 dB,在8～50 MHz带宽范围内带宽校准误差在0.7％以内.

摘要： 提出了一种低电压压控振荡器(Voltage Controlled Oscillator,VCO)型模/数转换器(Analog-to-Digital Converter,ADC)的设计方法。设计采用180 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺,包含两个VCO-ADC子通道的分裂式ADC,每个通道均采用差分结构。利用伪随机方式分别为两个通道加入相差为180°的正、负扰动信号,使用查找表方法对带有扰动信号的数字输出进行校准,以提高VCO-ADC的精度。仿真结果表明,当电源电压为0.8 V、输入信号频率为834.96 Hz、采样速率为5 kS/s时,电路有效位数(Effective Number of Bits,ENOB)为11.38 bit,无杂散动态范围(Spurious Free Dynamic Range,SFDR)达到78.21 dB。工作电压较低,电路面积和功耗较小。

摘要： 运行于空间辐射环境的微纳米器件不仅要承受电场强度增强带来的自身可靠性问题,还要受到外部辐射环境中高能粒子导致的辐射损伤.同时,空间高能粒子带来的辐射损伤可进一步加剧器件的可靠性问题.本文对130nm SOI工艺不同面积的电容样品进行了重离子辐照试验前后的器件电学特性、介质经时击穿特性研究.研究结果表明,虽然重离子辐照后器件电学特性没有发生显著变化,但是经时击穿电压显著降低,即重离子辐照对介质产生了潜在损伤.

摘要： 运行于空间辐射环境的微纳米器件不仅要承受电场强度增强带来的自身可靠性问题,还要受到外部辐射环境中高能粒子导致的辐射损伤.同时,空间高能粒子带来的辐射损伤可进一步加剧器件的可靠性问题.本文对130nm SOI工艺不同面积的电容样品进行了重离子辐照试验前后的器件电学特性、介质经时击穿特性研究.研究结果表明,虽然重离子辐照后器件电学特性没有发生显著变化,但是经时击穿电压显著降低,即重离子辐照对介质产生了潜在损伤.

摘要： 运行于空间辐射环境的微纳米器件不仅要承受电场强度增强带来的自身可靠性问题,还要受到外部辐射环境中高能粒子导致的辐射损伤.同时,空间高能粒子带来的辐射损伤可进一步加剧器件的可靠性问题.本文对130nm SOI工艺不同面积的电容样品进行了重离子辐照试验前后的器件电学特性、介质经时击穿特性研究.研究结果表明,虽然重离子辐照后器件电学特性没有发生显著变化,但是经时击穿电压显著降低,即重离子辐照对介质产生了潜在损伤.

摘要： 运行于空间辐射环境的微纳米器件不仅要承受电场强度增强带来的自身可靠性问题,还要受到外部辐射环境中高能粒子导致的辐射损伤.同时,空间高能粒子带来的辐射损伤可进一步加剧器件的可靠性问题.本文对130nm SOI工艺不同面积的电容样品进行了重离子辐照试验前后的器件电学特性、介质经时击穿特性研究.研究结果表明,虽然重离子辐照后器件电学特性没有发生显著变化,但是经时击穿电压显著降低,即重离子辐照对介质产生了潜在损伤.

摘要： 在CMOS集成工艺技术下,基于DC-DC升压和降压转换器电路工作原理,采用开关电容网络结构,提出了一种DC-DC2倍升压和1/2降压混合型转换器电路.电路以MOS管做开关,通过控制MOS管的导通与关断,改变开关电容网络的结构,实现2倍升压和1/2降压转换功能.采用TSMC0.18μm CMOS集成工艺技术,通过Candence软件仿真,仿真结果显示,在电源电压Vcc为1.2V,环境温度为25°C时,2倍升压模式的输出电压为1.9V,输出纹波电压为30mV;1/2降压模式的输出电压为317.5mV,输出纹波电压为10mV;传统单独的2倍升压型转换器电路需要4个MOS管和两个电容、1/2降压型转换器电路需要5个MOS管和3个电容,而提出的2倍升压和1/2降压混合型转换器电路只需6个MOS管和3个电容,极大地节省了MOS管和电容的数量.

摘要： 在CMOS集成工艺技术下,基于DC-DC升压和降压转换器电路工作原理,采用开关电容网络结构,提出了一种DC-DC2倍升压和1/2降压混合型转换器电路.电路以MOS管做开关,通过控制MOS管的导通与关断,改变开关电容网络的结构,实现2倍升压和1/2降压转换功能.采用TSMC0.18μm CMOS集成工艺技术,通过Candence软件仿真,仿真结果显示,在电源电压Vcc为1.2V,环境温度为25°C时,2倍升压模式的输出电压为1.9V,输出纹波电压为30mV;1/2降压模式的输出电压为317.5mV,输出纹波电压为10mV;传统单独的2倍升压型转换器电路需要4个MOS管和两个电容、1/2降压型转换器电路需要5个MOS管和3个电容,而提出的2倍升压和1/2降压混合型转换器电路只需6个MOS管和3个电容,极大地节省了MOS管和电容的数量.

摘要： 在CMOS集成工艺技术下,基于DC-DC升压和降压转换器电路工作原理,采用开关电容网络结构,提出了一种DC-DC2倍升压和1/2降压混合型转换器电路.电路以MOS管做开关,通过控制MOS管的导通与关断,改变开关电容网络的结构,实现2倍升压和1/2降压转换功能.采用TSMC0.18μm CMOS集成工艺技术,通过Candence软件仿真,仿真结果显示,在电源电压Vcc为1.2V,环境温度为25°C时,2倍升压模式的输出电压为1.9V,输出纹波电压为30mV;1/2降压模式的输出电压为317.5mV,输出纹波电压为10mV;传统单独的2倍升压型转换器电路需要4个MOS管和两个电容、1/2降压型转换器电路需要5个MOS管和3个电容,而提出的2倍升压和1/2降压混合型转换器电路只需6个MOS管和3个电容,极大地节省了MOS管和电容的数量.

摘要： 在CMOS集成工艺技术下,基于DC-DC升压和降压转换器电路工作原理,采用开关电容网络结构,提出了一种DC-DC2倍升压和1/2降压混合型转换器电路.电路以MOS管做开关,通过控制MOS管的导通与关断,改变开关电容网络的结构,实现2倍升压和1/2降压转换功能.采用TSMC0.18μm CMOS集成工艺技术,通过Candence软件仿真,仿真结果显示,在电源电压Vcc为1.2V,环境温度为25°C时,2倍升压模式的输出电压为1.9V,输出纹波电压为30mV;1/2降压模式的输出电压为317.5mV,输出纹波电压为10mV;传统单独的2倍升压型转换器电路需要4个MOS管和两个电容、1/2降压型转换器电路需要5个MOS管和3个电容,而提出的2倍升压和1/2降压混合型转换器电路只需6个MOS管和3个电容,极大地节省了MOS管和电容的数量.

摘要： 随着半导体工艺的进步,供电网络上的噪声对芯片的影响愈加严重,使得芯片产生延迟变化、出现时序违例甚至功能失效.添加去耦电容(decap,decoupling capacitor)是解决电源噪声问题的主要方法.针对片上去耦电容的特点和应用展开研究,探讨了CMOS工艺下去耦电容的基本特点,比较了不同工艺/结构的去耦电容在电容密度、泄漏电流等方面的优劣,介绍了两类去耦电容的分配算法,为去耦电容的选择使用提供了参考;并提出了去耦电容"预布"与二次插入相结合以改善性能的设计思想.

摘要： 随着半导体工艺的进步,供电网络上的噪声对芯片的影响愈加严重,使得芯片产生延迟变化、出现时序违例甚至功能失效.添加去耦电容(decap,decoupling capacitor)是解决电源噪声问题的主要方法.针对片上去耦电容的特点和应用展开研究,探讨了CMOS工艺下去耦电容的基本特点,比较了不同工艺/结构的去耦电容在电容密度、泄漏电流等方面的优劣,介绍了两类去耦电容的分配算法,为去耦电容的选择使用提供了参考;并提出了去耦电容"预布"与二次插入相结合以改善性能的设计思想.

摘要： 形成包含金属盐、第一酰胺、以水为主体的溶剂的非晶态金属氧化物半导体层形成用前体组合物，使用该组合物制成非晶态金属氧化物半导体层。

摘要： 公开了在半导体衬底中形成的一种MIS三极管，它包括：半导体衬底(702，910)，该半导体衬底具有其表面相对于衬底的主表面具有至少两个不同晶面(704，910B)的突出部；栅绝缘膜(708，920B)，覆盖至少一部分构成所述突出部的表面的各个晶面；栅电极(706，930B)，经所述栅绝缘膜形成在各个晶面上；以及相同电导率类型的扩散区(710a，710b，910c，910d)，它们形成在突出部中面对各个晶面以及栅绝缘电极的两侧上。通过具有这种结构，MIS晶体管能够具有增加的沟道宽度的同时，抑制装置面积的增加。

摘要： 本发明提供一种金属氧化物半导体层形成用组合物，所述金属氧化物半导体层形成用组合物包含通式[1]表示的溶剂、和无机金属盐。(式中，R

摘要： 形成包含金属盐、第一酰胺、以水为主体的溶剂的非晶态金属氧化物半导体层形成用前体组合物，使用该组合物制成非晶态金属氧化物半导体层。

摘要： 公开了在半导体衬底中形成的一种MIS三极管，它包括：半导体衬底(702，910)，该半导体衬底具有其表面相对于衬底的主表面具有至少两个不同晶面(704，910B)的突出部；栅绝缘膜(708，920B)，覆盖至少一部分构成所述突出部的表面的各个晶面；栅电极(706，930B)，经所述栅绝缘膜形成在各个晶面上；以及相同电导率类型的扩散区(710a，710b，910c，910d)，它们形成在突出部中面对各个晶面以及栅绝缘电极的两侧上。通过具有这种结构，MIS晶体管能够具有增加的沟道宽度的同时，抑制装置面积的增加。

摘要： 本发明提供一种金属氧化物半导体层形成用组合物，所述金属氧化物半导体层形成用组合物包含通式[1]表示的溶剂、和无机金属盐。(式中，R

摘要： 本发明涉及半导体材料领域，具体涉及一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法，包括：选区刻蚀化合物半导体外延层，以在化合物半导体上形成腐蚀槽；在外延层的刻蚀面以及腐蚀槽的内槽壁上形成键合介质层；在硅基衬底上涂敷热固性胶层；将上述化合物半导体、硅基互补金属氧化物半导体晶圆键合；刻蚀化合物半导体的衬底、形成部分键合介质层以及胶层。本发明通过选区刻蚀形成的腐蚀槽，利于热固性胶层中气泡的排出，在化合物半导体上形成键合介质层，保护了化合物半导体的表面，通过热固性胶层与键合介质层的键合，实现了化合物半导体的外延层与硅基互补金属氧化物半导体晶圆的良好键合。

摘要： 本发明是与标准互补金属氧化物半导体(Complementary Metal－Oxide－Semiconductor，CMOS)工艺兼容的高压CMOS(High Voltage CMOS，HVCMOS)双栅氧制备工艺，采用干－湿法相结合的厚栅氧刻蚀方法，并在一次多晶硅栅刻蚀后加做一次侧墙缓和一次多晶硅栅的台阶高度。本发明在与标准CMOS工艺相兼容的高压CMOS集成技术中可以显著提高器件及电路性能，并具有工艺简单，成本低等优点。

摘要： 本发明涉及半导体材料领域，具体涉及一种化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法，包括：选区刻蚀化合物半导体外延层，以在化合物半导体上形成腐蚀槽；在外延层的刻蚀面以及腐蚀槽的内槽壁上形成键合介质层；在硅基衬底上涂敷热固性胶层；将上述化合物半导体、硅基互补金属氧化物半导体晶圆键合；刻蚀化合物半导体的衬底、形成部分键合介质层以及胶层。本发明通过选区刻蚀形成的腐蚀槽，利于热固性胶层中气泡的排出，在化合物半导体上形成键合介质层，保护了化合物半导体的表面，通过热固性胶层与键合介质层的键合，实现了化合物半导体的外延层与硅基互补金属氧化物半导体晶圆的良好键合。

摘要： 本实用新型的实施例提供一种半导体器件和互补金属氧化物半导体半导体器件，该半导体器件包括半导体衬底，具有在所述半导体衬底中的沟道区域；在所述沟道区域以上的栅极结构；在所述栅极结构的相对侧上的源极区域和漏极区域；在所述源极区域和所述漏极区域中的每个区域上的相应接触；所述源极区域和所述漏极区域中的至少一个区域具有相对于所述相应接触的倾斜的上接触表面。