退出
我的积分:
中文文献批量获取
外文文献批量获取
陈朝晖; 孙延鹏;
沈阳航空工业学院电子工程系;
VHDL; 维特比; 译码器;
机译:简化ACS和路径选择信号的内存使用高速低功耗Viterbi译码器的DVD
机译:基于VHDL和脉冲C的FPGA中基于RANLUX的伪随机数生成器的实现
机译:基于Viterbi和Viterbi算法的概率形状信号的相位恢复
机译:使用VHDL的Viterbi解码器的设计与实现
机译:基于脉动阵列的Viterbi解码器的FPGA设计和实现。
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:可重构Viterbi译码器结构中回溯单元的有效实现
机译:用于Reed-muller子码的高速Viterbi译码器的体系结构和实现考虑
机译:使用VHDL的基于概率的推理方法的硬件实现(以诊断系统为例)
机译:通过VHDL实施IEC 61131-3控制规范的方法,用于集成电路实现的控制逻辑配置的建模,模拟和综合
机译:诊断系统采用VHDL手段对概率干扰法的硬件实现
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。