首页> 外文OA文献 >Efficient Implementation of Trace-back Unit in a Reconfigurable Viterbi Decoder Fabric

【2h】

Efficient Implementation of Trace-back Unit in a Reconfigurable Viterbi Decoder Fabric

机译：可重构Viterbi译码器结构中回溯单元的有效实现

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Cheng Zhan; Sami Khawam; Tughrul Arslan; Iain Lindsay;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A reconfigurable, power-efficient adaptive Viterbi decoder [J] . Tessier R., Swaminathan S., Ramaswamy R., IEEE transactions on very large scale integration (VLSI) systems . 2005,第4期

机译：可重配置，高能效的自适应维特比解码器
2. Efficient parallel implementation of three-point viterbi decoding algorithm on CPU, GPU, and FPGA [J] . Rongchun Li, Yong Dou, Dan Zou Concurrency and computation: practice and experience . 2014,第3期

机译：在CPU，GPU和FPGA上高效并行实现三点维特比解码算法
3. VHDL Implementation of Fast and Efficient Viterbi decoder [J] . Rajesh. C, A Sreenivasa Murthy International Journal of Advanced Computer Research . 2013,第12期

机译：快速高效的维特比解码器的VHDL实现
4. Efficient Implementation of Trace-back Unit in a Reconfigurable Viterbi Decoder Fabric [C] . Cheng Zhan, Sami Khawam, Tughrul Arslan, IEEE International Symposium on Circuits and Systems . 2005

机译：高效实现可重新配置的维特比解码器结构中的回溯设备
5. An efficient hardware implementation of a reconfigurable turbo encoder/decoder emulator. [D] . Wong, Henry. 2005

机译：可重新配置的Turbo编码器/解码器仿真器的高效硬件实现。
6. Deep Ensemble of Weighted Viterbi Decoders for Tail-Biting Convolutional Codes [O] . Tomer Raviv, Asaf Schwartz, Yair Be’ery 2021

机译：用于尾纹卷积码的加权维特比解码器的深组合
7. Reconfigurable Efficient Design of Viterbi Decoder for Wireless Communication Systems [O] . Swati Gupta 2015

机译：无线通信系统中维特比译码器的可重构高效设计

Efficient Implementation of Trace-back Unit in a Reconfigurable Viterbi Decoder Fabric

著录项

引文网络

相似文献

相关主题

期刊订阅